逻辑电路的设计
逻辑电路的设计范文第1篇
一、组合逻辑电路的分析，就是通过某种方法找出电路的逻辑功能来，具体步骤如下
（一）根据已知的逻辑图写出逻辑函数表达式，方法是逐级写出逻辑函数表达式，最后写出该电路输出和输入的逻辑表达式；
（二）对写出的逻辑函数表达式进行化简；
（三）列出真值表进行逻辑功能分析
用框图表示为：
示例分析：
组合逻辑电路如图所示， 试分析该电路的逻辑功能。
解答过程：1. 由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量。
2. 化简与变换
3.由表达式列出真值表
4.分析逻辑功能
当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。
二、组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中要用到代数法和卡诺图法来化简或转换逻辑函数
组合逻辑电路的设计方法：
（一）将实际的问题分析出逻辑条件和逻辑结果，并量化成0，1表示；
（二）列出对应的真值表；
（三）由真值表写出对应的逻辑表达式并进行简化；
（四）画出能解决实际问题的逻辑图。
用框图表示为：
示例分析：
设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含4个2输入端与非门）实现。
解答过程：
1.列真值表
对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。
2.由真值表写出各输出的逻辑表达式：
这三个表达式已是最简，不需化简。但需要用非门和与门实现，且L2需用三输入端与门才能实现，故不符和设计要求。
3.根据要求，将上式转换为与非表达式：
逻辑电路的设计范文第2篇
【关键词】单片机 逻辑电路 转速检测
转速信号的检测技术被广泛应用于汽车工业、电机拖动、精密加工等领域，对于转速信号进行检测的方法也是层出不穷。随着单片机技术的不断发展，使用高速度高精度单片机对转速信号进行处理已成为现实，但由于单片机处理信号存在着软件的优化问题，其响应时间与抗干扰性方面的不足经常会影响设备的精确度，而使用逻辑电路的硬件方式实现转速信号的检测与处理可以较好的解决这个问题。本文给出了一种通过逻辑电路的硬件方式对转速信号进行检测与处理的方法，并对所设计的电路进行了实验，验证了其优越性。
1 转速信号的检测
转速作为旋转机械的一个重要参数，在很多运动系统中都要对其进行实时监控与测量，而测量的精度对于整个系统而言又是重中之重。目前常用的转速信号检测方式主要有两种，分别为光电式和磁电式。光电式的检测器件主要为光电编码器，其精度较高，抗干扰性较强，但由于其体积较大，成本较高，因此常用在特定场合；磁电式的检测器件主要为磁钢与霍尔开关元件，其具有体积小、使用寿命长、调试方便等特点，用磁钢与霍尔开关元件配合制成传感器，可广泛应用于位移检测、转速检测、计数等方面。
转速检测系统的工作原理如图1所示。在转动轴的表面嵌入磁钢，当磁钢转过相应位置时，双霍尔开关元件检测到磁场，并将信号传输给信号处理模块，由信号处理模块根据双霍尔开关元件信号的波形和相位来确定轴的转速与转向，最后将处理过的信号传输给上位机进行显示。
2 单片机转速检测系统
对于单片机转速检测系统而言，只需将图1中的信号处理模块部分换成单片机即可，如图2所示。
系统中，双霍尔开关元件将检测到的磁场变化信号通过I/O口传输给单片机，由单片机对信号的情况做出相应的判断，判别出轴的转速与转向，最后将信号传输给上位机进行显示。系统中选用AT89S51芯片作为CPU，它是一种低功耗、高性能的8 位微控制器，兼容MCS-51指令系统，可为许多计算机控制系统提供高性价比的解决方案。但单片机转速检测系统检测的转速波形稳定性相对较差，而且成本较高，因此并非理想的解决方案。
3 基于逻辑电路的转速检测系统
对于基于逻辑电路的转速检测系统而言，需将图1中的信号处理模块部分用逻辑电路取代。如图3所示。
图3中，H1和H2为霍尔开关元件，触发器芯片可采用型号为TC7WH74FU的D触发器，门电路芯片可采用信号为MC74VHC1G08DFT1G的与门。电路的工作波形如图4所示，图4中给出了各个信号输出端的波形。
H1与H2的输出端分别与D触发器的clk与D相连接，如图3所示。H1与H2检测到磁场信号以后，由于安装位置的不同，会产生两路有相位差异的方波信号，如果H1信号的相位超前于H2信号，那么D触发器的输出端Q将输出一个持续的低电平信号，反之，D触发器的输出端Q将输出一个持续的高电平信号。通过检测D触发器输出端的高低电平，就可以判别出轴的转动方向。
H2的输出端与D触发器的输出端分别连接与门的两个输入端，如图3所示。如果轴的转动方向为正向，那么H2的输出信号相位超前，Q端输出高电平信号，H2与Q两路信号经过与门芯片后，输出信号OUT与H2信号相同，如图4所示；如果轴的转动方向为反向，那么H1的输出信号相位超前，Q端输出低电平信号，此时与门芯片的输出端为一个持续的低电平信号。通过与门芯片输出端信号的波形，就可以判断出轴的转动方向和轴的转动频率即转速。
4 结束语
基于逻辑电路设计的转速检测系统由纯硬件电路组成，比单片机软件信号处理存在检测效率高、性能稳定、不易受外界干扰、成本低廉等优点，以此方式设计的转速检测系统对实际生产有一定的价值。
参考文献
[1]WANG W C.A Motor Speed Measurement System Based on Hall Sensor[J].ICICIS2011，2010，134： 440-445.
[2]李金波，刘明黎.基于霍尔传感器的转速测量系统的设计[J].河南科技学院学报，2009，37（3）：54-56.
[3]丁芝琴.基于霍尔传感器的电机测速装置设计[J].农机化研究，2010（5）：81-83.
[4]王常江，李锦明，马游春.一种磁阻传感器转速测量系统[J].计算机测量与控制，2013，21（2）：327-329.
[5]王文成，李健.基于单片机的转速测量系统的设计[J].仪表技术与传感器，2011（8）：70-72.
作者简介
邵帅（1980-），男，天津市人。硕士学位。现为天津机电职业技术学院讲师。主要研究方向为应用电子技术、机电一体化技术。
逻辑电路的设计范文第3篇
关键词:能量回收逻辑; 绝热电路; 低功耗; 乘法器
中图分类号:TN79 文献标识码:B
文章编号:1004-373X(2010)12-0008-02
Low-power Multiplier Design Based on Adiabatic Logic
REN Guo-yan
(Chongqing University of Science and Technology, Chongqing 401331,China)
Abstract:Energy recover logic (ERL) based on adiabatic switching theory can greatly reduce the power consumption compared with traditional static CMOS logic. An energy recover logic using a single-phase sinusoidal power clock is introduced. A two-bit multiplier was designed and simulated for both ERL and static CMOS logic, the performance of the circuits was compared. The results show that the multiplier designed by energy recover logic can shorten the power consumption.
Keywords:energy recover logic; adiabatic circuit; low-power consumption; multiplier
0 引 言
过去的40年中,MOS 器件尺寸的持续缩小一直是促进半导体工业发展的动力[1]。人们可以在越来越小的芯片上实现越来越复杂的功能,并且芯片的价格不断下降,使得各种便携式产品如笔记本电脑、笔迹识别仪、语音识别器等相继问世。这些设备大多依靠电池供电,电池的寿命是有限的,而目前的镍镉电池最多能提供的电能只有26 W/pound。而且,随着芯片集成度的增加,单位面积上消耗的功率也随之增加,这不得不增加为芯片散热的成本。因而,如文献[2]中所述,电路的低功耗已成为电路设计的重要指标。
从已有的研究成果可知,电路中的功率消耗源主要有以下几种:由逻辑转换引起的逻辑门对负载电容充、放电引起的功率消耗;由逻辑门中瞬时短路电流引起的功率消耗;由器件的漏电流引起的消耗,并且每引进┮淮为新的制造技术会导致漏电流20倍的增加,漏电流引起的消耗已经成为功率消耗的主要因素。目前降低功耗的方法主要有:减小电源电压、调整晶体管尺寸、采用并行和流水线的系统结构[3-4]、利用睡眠模式、采用绝热逻辑电路[5-9]等。其中,能量回收逻辑就是基于绝热计算发展起来的一种低功耗设计技术。这里简单介绍┮恢知使用单相正弦电源时钟的能量回收逻辑,并用这种原理电路设计了┮桓霆两位的数字乘法器电路,与静态CMOS数字乘法器相比,这种能量回收乘法器能够大大降低功率消耗。
1 单相正弦电源时钟能量回收逻辑电路工作原理
以反相器为例说明这种电路的工作原理,如图1所示[10]。M1和M2的连接方式与传统的静态CMOS逻辑电路相似,不同的是电源不再是恒定不变的,而是用┮桓霆正弦信号代替,这个信号同时起到同步电路工作的作用,因此又称作电源时钟。M3和M4连接成二极管的形式用来控制充放电的路径。
图1 单相能量回收逻辑反相器电路
当输入信号B为逻辑“0”时,M1导通,M2截止。正弦信号正半周时,通过M3和M1向负载电容充电,一旦电容充电到最大值,M3能够阻止电容向输入正弦时钟信号放电,输出保持在高电平不变。当输入信号B为逻辑“1”时,M1截止,M2导通。正弦信号负半周时,负载电容通过M2和M4向输入正弦时钟信号放电,一旦电容放电到最小值,M4能够阻止输入正弦时钟信号向电容充电,输出保持为低电平不变。
2 基于单相能量回收电路的乘法器电路设计
2.1 基于单相能量回收电路的乘法器
两位乘法器能够实现2位二进制数的乘法运算,设A1A0,B1B0为乘数和被乘数,P3P2P1P0为乘法运算得到的积,由卡诺图(见图2)得到两位乘法器的输出逻辑函数表达式分别为:
P3=A1A0B1B0,P2=A1A0B1+A1B1B0,
P1=A1B1B0+A1A0B0+A1A0B1+A0B1B0,
P0=A0B0
为了能用基本的与非门、或非门和异或门电路实现乘法器,上式可以通过逻辑运算变换为:
P3=┆A1B1+A0B0,P2=A1B1┆┆A1B1+A0B0,
P1=(A1B0)(A0B1),P0=A0B0
实现电路时,将静态CMOS电路(见图3)构成的与非门、或非门和异或门的电源用图4所示的电源时钟电路代替即可。其中Clk+,Clk-分别接CMOS电路中PMOS和NMOS管的D极和S极。
图2 乘法器卡诺图
图3 静态CMOS反相器电路
图4 电源时钟电路
2.2 仿真结果
在PSpice环境下,分别仿真了用静态CMOS电路和单相能量回收电路构成的两位乘法器电路(见图5和图6),图中只显示了输出4位积的低2位P1P0,其中输入信号A1A0,B1B0Рㄐ渭图6。其他参数如下:采用CMOS 1.2 μm技术,正弦波峰峰值为2.5 V,直流电压VDD为2.5 V,并假设乘法器的输出端接负载电容为0.1 fF。
从图中可见,用静态CMOS电路构成的乘法器输出比较稳定,输出等于0或VDD,功率消耗为1.51×10-7W。而用单相能量回收电路构成的二位乘法器的输出不够稳定,对噪声信号较为敏感,但是并不影响输出逻辑,功率消耗减小为1.17×10-7W。从节能的角度来看,单相能量回收电路性能更好。
图5 单相能量回收逻辑乘法器电路仿真结果
图6 静态CMOS乘法器电路仿真结果
3 结 语
本文首先介绍了单相能量回收反相器电路,详细讨论电路的工作原理,同时用PSpice工具仿真了基于静态CMOS电路和单相能量回收电路构成的两位乘法器电路。仿真结果表明本文介绍的单相能量回收电路能够极大地降低电路功耗。今后的工作还应继续优化电路结构,稳定电路的输出状态,增强电路的抗干扰能力。
参考文献
[1]任国燕,黄勤易.基于SIMON仿真软件的单电子存储器分析[J].微纳电子技术,2009(10):587-590.
[2]RABAEY J M,CHANDRAKASAN A,NIKOLIC B.Digi-tal integrated circuits:a design perspective[M].2nd ed. New Jersey:Prentice Hall,2003.
[3]NEBEL Wolfgang, MERMET Jean. Low power design in deep submicron electronics[M].[ S.l.] : Kluwer Academic Publishers, 1997.
[4]ROY Kaushik, PRASEDD Sharat. Low power CMOS VLSI circuit design[M]. New York: A Wiley Interscience Publication, 2000.
[5]YEAP Gray K. Practical low power digital VLSI design[M].[ S.l.] : Kluwer Academic Publishers, 1997.
[6]LAU K T.Pass-transistor adiabatic logic with NMOS pull-down configuration[J].Electronics Letters,l998,34(8):739-741.
[7]OKLOBDZIJA V C,MAKSIMOVIC D,LIN F. Pass-transistoradiabatic logic using single power-clock supply[J]. IEEE Trans. on Circuits and Systems II:Analog and Digital Signal Processing, 1997, 44(10): 842-846.
[8]KANTER A,DENKER J S,FLOWER B,et a1.Second-order adiabatic computation with 2N一2P and 2N.2N2P logic circuits[C]//Proc.of the International Symposium on Low Power Design.Canada:Dana Point,1995:l91-196.
逻辑电路的设计范文第4篇
高中人教版新课改物理教材选修3-1中编入了“简单的逻辑电路”一节，目的是接轨数字化现代生活，让学生感受到物理知识与生活的息息相关，从而培养他们对物理知识的亲近感，是现代化气息很浓的一节教学内容.
课程标准对本节的要求是让学生初步了解逻辑电路的基本原理以及它在自动控制中的应用，从中可以看出，本节在高考中的要求较低，属于认识和了解的Ⅰ类要求.不过笔者认为，随着科学技术的不断进步，本节或会成为将来高考中一个重要内容，并且是对学生实践能力的一个非常好的检验标准.
2设计理念
本节主要介绍逻辑电路中的“与”门、“或”门、“非”门等基本电路，对中学生来说比较抽象，不易理解，因为学生目前的认知水平是建立在直流电路的基础上，因此，我在教学过程中，要求学生像课本上介绍的那样，将它们与能够实现类似逻辑功能的直流电路相类比，这样解决问题就会容易多了，并可以帮助学生初步具备解决相关问题的能力.
3使用建议
本节非高考热点，在山东省考试中没有出现过类似题目，但是目前趋势山东卷要逐渐向全国卷靠拢，建议本节还是要认真讲解，因为门电路在生产、生活中的广泛应用已经成为某些大城市的热点考题，例如上海高考，相信在以后的高考中，山东也会逐渐重视此方面的教学.建议使用多媒体教学，多创设情境，希望各位同仁赐教.
4教学目标
知识与技能
（1）知道三种门电路的逻辑关系、符号及真值表；
（2）会用真值表表示一些简单的逻辑关系；
（3）会分析、设计一些简单的逻辑电路.
过程与方法
（1）通过实例与实验，理解“与”、“或”、“非”逻辑电路中结果与条件的逻辑关系；
（2）通过简单的逻辑电路设计，体会逻辑电路在生活中的意义.
情感态度价值观
（1）感受数字技术对现代生活的巨大改变.
（2）体验物理知识与实践的紧密联系； [HJ0.9mm]
（3）学生在自主探究、交流合作中获得知识，体会学习的快乐.
教学重点：本节的教学重点应放在“与”门的教学上，因为“与”门的逻辑关系，真值表，工作原理理解了，“或”门与“非”门就容易掌握了，可以增加学生的自主探究性学习.
教学难点：本节教学难点是逻辑关系的认识以及应用.
教学方法类比法讲授法师生互动
信息化资源多媒体辅助教学PPT投影仪
5教学过程
【新课引入】
【情景设疑】
教师： 我们知道从前年开始枣庄广电局就开始大力推广数字电视，那什么是数字电视呢？那我们以前看的电视叫什么电视呢？[HJ1mm]
逻辑电路的设计范文第5篇
关键词：测试仪；逻辑信号；电路设计
DOI： 10.3969/j.issn.1005-5517.2013.3.014
引言
在数字电路的调试和检修时，常常要对电路中某点的逻辑信号进行测试，采用万用表或示波器等仪器仪表很不方便，而采用逻辑信号测试仪通过几个发光二极管就可以指示被测信号的逻辑状态及脉冲信号的频率范围，使用简单方便，给数字电路实验和电路设计开发带来便利[1]。本文采用中小规模集成电路设计并实现了一种逻辑信号测试仪，不仅能区分逻辑电平的状态和脉冲信号频率的数量级，而且适用于各种类型的数字电路逻辑信号的测试。如果将电路安装成逻辑测试笔，使用就更为方便[2]。
设计与实现
功能设计
逻辑信号测试仪主要包括逻辑信号状态的区分和脉冲信号频率的区分两部分功能。其中逻辑信号状态的区分主要通过双电压比较器电路实现，而脉冲信号频率的区分可利用数字频率计的原理实现。由于逻辑信号测试仪的电源来自被测电路，为满足各种类型的数字电路逻辑信号的测试，故所用芯片必须是能单电源供电且电源范围较宽的模拟电路芯片和CMOS类的数字集成电路芯片。
逻辑信号状态的区分
为实现逻辑信号状态的区分，可用运算放大器（如LM358）或电压比较器（如LM393）实现一个双限电压比较器进行区分，其关键在于参考电压的设定，电路如图1所示。本设计为了适用于各种类型的数字电路逻辑信号的测试，仅对逻辑电平作了简单区分，设定为：被测信号如果小于0.2VCC则为低电平（LED2亮）；如果大于0.4VCC则为高电平（LED1亮）；如果介于两者之间则为高阻态（两个发光二极管都不亮）；如果时大时小交替的则为脉冲信号（两个发光二极管常亮或交替亮）。其中Vi为被测信号输入端，R1、R2和D1、D2起到了输入端静电防护功能，R3、R4保证了在输入端悬空时显示为高阻态。如需严格适应TTL和CMOS等各种类型集成电路的逻辑电平的测试，应根据各种类型数字电路的逻辑电平特点，严格设定各自的参考电压，并将其参考电压设定支路区分开来，用开关电路进行切换。
脉冲信号频率的区分
当被测信号被判定为脉冲信号时，还需进一步区分脉冲信号的频率，可利用数字频率计的基本原理实现[3]。用中小规模集成电路实现数字频率计的原理框图如图2所示。
若仅对脉冲信号区分频率的数量级，电路更加简单，既不需要整修放大，又不需要锁存和译码显示，而只需在计数电路输出端的相应数量级上接一个发光二极管体现其频率数量级即可。其中闸门电路
计时电路
为了计数方便，计时信号的正频宽应约为1s，而负频宽应较窄。由555时基电路实现的计时电路如图3所示。其中，Rw用于精确调试闸门的开启时间。
计数电路
为了使逻辑信号测试仪能区分Hz、kHz、MHz等数量级的脉冲信号，而计时信号的正频宽约为1s，故计数电路至少为106进制计数器。实现时，为了简化电路可用两片CD4020（14位同步二进制计数器）实现，如图3所示。其中，R和Z都为闸门电路的输出信号，且应满足：当计时信号为低电平时，计数器被清零。
区分方法为：当被测脉冲信号为H z级（约< 1 k H z）时，L E D 3、L E D 4两个发光二极管不亮也不闪；当为kHz级（约>1kHz，但1MHz）时，LED3常亮，而LED4闪动或常亮。而且，如果要对被测脉冲信号区分得更细些，仅需在CD4020的不同输出端加上发光二极管指示电路即可。
闸门电路
闸门电路确保仅在计时信号为高电平时（即计时时间内），闸门开启，被测脉冲信号能传递给计数电路，而在低电平时，闸门关闭，且应使计数器清零。因此，可由“与非门”或“与门”电路实现。而CD4020的清零端为高电平有效，故本设计中采用CD4011（四2输入与非门）实现，如图5所示。其中，M为图1中被测信号经过静电防护电路后的信号。
结论
实践表明，所设计的逻辑信号测试仪不仅能准确指示逻辑信号的状态，区分脉冲信号频率的数量级，而且适用于各种类型的数字电路逻辑信号的测试。
逻辑信号测试仪是目前数字电路测试中使用最为广泛的一种工具。本设计采用中小规模集成电路实现了功能较为全面的逻辑信号测试仪，具有实现容易、操作简单、功能可靠、价格低廉、实用性强等优点[4]。该设计方法对电子电路设计具有一定的指导意义。
参考文献：
[1] 孙建设，王程有.改进型逻辑电平三态指示器[J].仪表技术与传感器，2005，4，（4）：41-42
[2] 刘之义，刘卫强.一种简单实用的三态指示电路[J].河北工业科技，2001， 18，（1）：30-32
