集成电路的可靠性
前言：想要写出一篇令人眼前一亮的文章吗？我们特意为您整理了5篇集成电路的可靠性范文，相信会为您的写作带来帮助，发现更多的写作思路和灵感。
集成电路的可靠性范文第1篇
1 集成电路加速试验概述
随着集成电路等电子市场的竞争环境日趋激烈，在满足用户预期需求的前提下，在尽可能短时间内将产品投入市场是电子开发商抢占市场的重要举措。这无疑促使与激发了加速试验的产生与发展。
美国波音公司最早提出了可靠性加速试验的概念，最初提出的原因是为了降低产品的研发费用，提高产品的可靠性。由于加速试验的测试环境要苛刻于现实环境，因此通过加速试验，可以获得比正常条件下更多的信息。加速试验需要更高的应力，通常在加速试验中引入在正常使用中不可能发生故障模式的因素：高频率、高振动、高温、高湿度等。通过加速试验得到产品加速试验模型，分析产品的性能，找出导致产品失效的原因，为产品设计提供设计依据，提高产品可靠性和延长使用寿命。目前，加速试验已经广泛应用于各个行业，如电子、通讯、能源、工业、汽车等，更优很多知名公司例如惠普、福特等，注重加速试验的开发与研究，缩短产品研发周期，提高产品性能，提高了企业的经济效益。
2 集成电路加速寿命试验
随着科学技术的发展，高集成电路的可靠性的要求也是越来越高，使用寿命甚至大30年以上。可靠性寿命是衡量集成电路可靠性和性能质量的指标之一，所以需要准确、快速的寿命试验方法。传统寿命试验方法试验周期长，费用昂贵，在很大程度上影响了高可靠集成电路的研发周期。传统的寿命试验，是基于现实环境模拟的试验方法，通过大量的数据统计来估测集成电路的寿命，方法繁琐，操作麻烦，而且试验周期长，人为因素多。目前，加速试验技术领域已经开发新的基于模拟现场环境的试验方法，大大缩短的试验周期，对于推动加速试验领域的研究与应用具有巨大作用，对可靠性工程的发展有重要意义。本文介绍一下三种加速试验方法：HALT法（失效物理的高加速寿命试验）、RET法（可靠性强化试验）以及EDA法（基于参数退化的加速寿命试验）。
2.1 HALT法―高加速寿命试验
对集成电路的材料、元器件和工艺方法进行加速试验，确定材料、元器件和生产工艺的寿命。此种方法可以在产品使用寿命末期识别以及量化产品失效的机理。此种试验方法会根据产品的寿命来确定试验的时间，以给出产品的寿命期。此种方法并没有暴露产品的缺陷。
加速寿命试验的假设：试验产品在高应力作、短时间的应力作用下表现出与低应力、长时间的作用下的产品特征的一致性。为了缩短试验周期，试验中采用加速应力，即HALT（高加速寿命试验）。由于越来越多的使用者对于产品的使用寿命提出更高的要求，而加速寿命试验分析了产品产品失效机理的主要原因，提供了产品预期磨损机理的有效数据，因此在当今的市场上是很重要的。此试验可以给产品设计者和生产者提供有效的技术指导，全面了解产品，对于集成电路的材料、元器件和加工工艺进行改进和控制，提高产品质量和可靠性。
2.2 RET法―集成电路可靠性强化试验
RET法不同于HALF法的区别在于：RET法的目的是在HALF的基础上，逐渐增大环境应力和工作应力，来激发电路失效故障和暴露电路设计的缺点，评估产品设计的可靠性。RET方法的实施就应该在产品设计和发展的最初阶段，以便于改进和控制。
2.3 EDA法―基于参数退化的加速寿命试验方法
该方法在长寿命试验理论和算法上采用统计和动力学模型，通过敏感参数的选取和测试方法优化，实现对长寿命的快速评价。与传统加速寿命试验方法相比，该技术最大优点是试验时间短、可外推寿命、具有普适性，不需要预先建立分布模型，是一种通过数据本身的图形揭示其最佳拟合模型的分析方法，而非事先假设模型强加模型后再进行分析。
基于参数退化的加速寿命试验方法结合集成电路结构、材料、工艺及性能特点，针对影响集成电路寿命的应力及适用于加速试验的应力水平分析，研究集成电路长寿命加速试验敏感参数的选取方法，进行试验数据分析和数据外推建模，实现对长寿命失效的预估。该方法关键技术包括：长寿命加速试验敏感参数选取和采集技术；长寿命加速试验的数据模型处理与外推寿命。通过研究影响器件长寿命应力因子、加速因子、响应敏感参数，有利于快速确定有效的长寿命评价方案。
3 加速试验中应当注意的问题
由于加速试验的环境一般都要高于现场使用所预期的水平应力，可能会导致实际使用中不可能出现的失效机理，产生试验结果错误。加速试验模型是产品在正常压力水平下，施加一个或者多个加速应力水平的关键因素，导出的结果，产品要承受更强大的应力。因此，在测试产品性能时，要根据产品的承受范围（温度、湿度、压强的），在合理的条件下改变关键因素参数进行测试，查出失效机理的原因。根据失效机理消除产生失效的因素才是最主要的。
参考文献
[1]张秋菊，刘承禹.电子设备可靠性的加速试验[J].光电技术应用，2011.8，26（4）：81-85.
[2]范志锋，齐杏林，雷彬.加速可靠性试验综述[J].装备环境工程，2008，5（2）：37-40.
集成电路的可靠性范文第2篇
本书共有4大部分，具体分为23章。第1部分 数字电路设计和能源管理系统，含第1-7章：1. 在具有能量延迟现象的空间中进行设计；2. 亚阈值下的耦合源极逻辑系统；3. 智能能量自动化系统中纳米级COMS电路的超低电压设计；4. 基于反馈系统的可重置模拟电路设计；5. 基于储存器的逻辑系统设计：低能耗设计展望；6. 新兴能量管理系统；7. 以无线身体网络能量采集系统优化为目标的超低能量管理电路。第2部分 模拟电路和射频电路，含第8-13章：8. 基于绝缘体硅片的模拟电路设计；9. 自校准CMOS振荡器中频率的产生和控制；10. 动静态跨导线性电路综合分析；11. 微瓦级CMOS模拟电路设计：超低能量控制集成电路；12. AMOLED显示屏用高度电流模式数据控制器；13. 无线传输应用的射频接收器。第3部分 器件布局和可靠性，含第14-23章：14. 基于并联硬件平台的新型通信架构设计；15. 基于成比例CMOS技术的集成传输线设计和优化；16. 芯片表面网络互联；17. 集成磁材料的螺旋形电感；18. 纳米级超大规模集成电路的稳定性；19. 纳米级CMOS集成电路的温度监测问题。第四大部分讨论了电路测试，包括：20. 低能耗大规模集成电路的测试；21. 模拟电路在线自测试的检测器；22. 可靠CMOS射频和毫米无线电波的设计和测试；23. 非接触式测试和调试技术。
本书有着广泛的主题，作者希望读者能够在科学研究和工程领域中继续发展CMOS相关集成电路技术。作者还真诚邀请每一位读者参加在加拿大不列颠哥伦比亚省举行的年度CMOS新技术大会，希望更多有创造力的技术人员聚集在一起，能在轻松的氛围中交流思想。
本书是由业界顶尖的国际专家和学者写作而成，适合的对象以集成电路专业的工程师为主，也可作为研究生的推荐阅读材料和课程补充材料。
集成电路的可靠性范文第3篇
【关键词】数字电路；实验板；原理；操作
学习数字电路技术都要使用实验箱或实验板来搭建电路，以验证数字电路的功能，使实践和理论相结合。本文所介绍的简易型数字集成电路实验板（实物见图1），具有电路简单、容易制作、操作方便、可靠性高等优点，经教学实践证明，十分适合于职业院校学生或电子技术爱好者学习数字电路技术中使用。
一、实验板电路原理
本实验板由电源电路、8位逻辑电平产生电路、单次脉冲产生电路、数字集成电路安装区、8位逻辑电平指示电路和1位数码管显示电路组成（电路原理图见图2），所有的电路输出和输入接口使用了空心铜铆钉作为电路的连接点，采用在铆钉上焊接导线的方式连接各部分电路元件。
1.电源电路
实验板的电源使用5V/1A开关直流电源作为稳压电源，用直流电源插座接插到实验板，由于开关电源内含有短路保护功能，所以当实验电路出现严重短路时能起到过载保护作用，避免扩大故障。LED9是电源指示灯，C1和C2是电源滤波电容。+5V和GND的电源连接点向其他电路提供5V稳压，其中逻辑电平产生电路、单次脉冲产生电路、逻辑电平指示电路的供电已通过印刷电路板线路连到电源电路，所以不需要另外用导线连接电源连接点。
2.8位逻辑电平产生电路
本电路由八位的拨码开关S1、上拉电阻R1-R8构成和逻辑电平输出连接点X1-X8组成，X1-X8连接点能对其他电路提供高电平和低电平，模拟产生8位的二进制数，当将拨码开关S1的左边第1位开关拨到上方时，连接点X1会输出高电平，反之拨到下方时X1接地输出低电平。
3.单次脉冲产生电路
本电路主要由按钮开关S2和CD4011集成电路IC5组成，IC5中两个与非门组成了RS触发器，当按放一次S2时，能在DQ1输出连接点输出1个无抖动的高电平脉冲，用于计数器实验中，避免需要输入时单个脉时产生多个脉冲串而导致实验出错。
4.数字集成电路安装区
本电路装有4块双列16脚的集成电路插座，分别是IC1-IC4，插座上可安装引脚数量为16脚以下的数字集成电路，每个插座的引脚都已分别连接到铆钉的连接点上，需要连接集成电路引脚时，只需用导线焊到相应的铆钉上。
5.8位逻辑电平指示电路
本电路主要由三极管VT1-VT8和发光二极管LED1-LED8组成，L1-L8为逻辑电平输入连接点。当L1输入低电平时，VT8截止，LED8熄灭指示低电平，当L1输入高电平时，VT8导通，LED8发光指示高电平。
6.1位数码管显示电路
本电路由1位数码管插座、限流电阻R17-R24组成，a、b、c、d、e、f、g连接点分别连接数码管的各字段发光二极管，COM连接点是数码管的公共引脚。数码管安装在插座上，当安装共阳极数码管时，用导线将COM连接点连接到电源的+5V连接点，安装共阴极数码管时连接到电源的GND连接点。
二、实验板的安装制作
1.电路板的制作
本实验板的印刷电路板尺寸为22.5× 14.5CM，学校批量制作可交厂家生产，个人可使用热转印或感光法等技术制作，或用万用电路板分别安装各部分电路，实验时再将各块电路进行拼接实验。
2.安装注意事项
先将所有的空心铆钉焊接到板上，再安装各部分电路的其他元件。发光二极管和电解电容元件体要贴板安装，三极管元件体距离电路板的高度不要超过3mm，以防元件过高使实验板上的元件在中操作和存放过程容易折断。拨码开关需要倒装，数码管的插座使用两条4P排针座。
三、实验板的操作
以74LS00与非门逻辑功能测试实验为例，首先要熟悉74LS00的外形引脚排列，确定测试第1个与非门，在数字集成电路安装区的IC1插座上找到与这个与非门的对应引脚，74LS00只有14只引脚，所以将IC座上的8和9脚不用，把16脚的IC座作为14脚的IC座使用。然后将与非门两个输入端的引脚连接点A1和A2点分别用导线焊接到8位逻辑电平产生电路的K1和K2接点，输出端的引脚接点A3连接到8位逻辑电平指示电路的L1连接点，D16和D7接点连到电源电路的+5V和GND连接点。最后在数字集成电路安装区的IC座上安装上74LS00集成电路，接通电源，拨动拨码开关S1的第1和第2位开关，最后观察逻辑电平指示电路LED8发光二极管的亮和灭完成本实验的功能测试（接线图参考图3）。实验时要注意：因数字集成电路容易受静电击穿，所以应先按实验电路图焊接导线，最后才安装集成电路通电测试。
当进行振荡或单稳态等电路实验时，数字集成电路需要外接电阻、电容、晶体管、晶振等元件，可直接将元件的引脚焊接在铆钉上，进行“棚架式”搭建电路。如果实验的集成电路超过4块时，还可把两块或以上的实验板拼接起来进行复杂的数字电路实验。
四、实验板的优点
1.易于操作，电路可靠性高。本实验板与常用的数字电路实验箱相比面板工作区简单，初学者很快能掌握实验的操作，基本能完成数字电路教材中的实验项目。实验板采用导线焊接在空心铆钉的方式来连接电路，连接可靠，有效解决了其他实验箱板中插座和插头在使用一段时间后常出现接触不良的问题，提高了实验成功率。
2.价格低廉，容易制作。数字电路实验箱体积大和价格高，不便于管理和多配置，本实验板所用材料容易购买，价格低廉，仅需几十元成本，体积小重量轻，每个学生可制作一块实验板，为单人单组实验提供了条件，比过去几个学生一组配一个实验箱的实验效果要好，人人能动手做实验，达到“做中学”。
集成电路的可靠性范文第4篇
6月6日，圣邦微电子（北京）股份有限公司（股票简称：圣邦股份，股票代码：300661）在深圳交易所挂牌上市，募集资金总额达4.47亿元。发行价格为29.82元/股，上市当日即上涨44.00%，收盘价42.94元/股。
近年来，掌握世界先进技术的本土模拟集成电路企业的崛起使中国高性能模拟集成电路水平与世界领先水平的差距逐步缩小，不少国内高端模拟芯片空白得以填补，在某些产品领域甚至达到和超越了世界先进水平，展现了良好发展势头。
那么，圣邦股份成功上市，有着怎样的过人之处？
专注于信号链+电源管理
圣邦股份自成立以来一直专注于模拟芯片的研发与销售，坚持“以市场为导向、以创新为驱动”的经营理念，经过多年发展，掌握了先进的模拟芯片设计与开发技术，研制出一系列具有高可靠性与一致性的模拟芯片产品，同时与国内外知名终端整机厂商、电子元器件经销商、晶圆制造商以及封装测试厂商建立了高效联动机制，并以关键技术和重点产品为突破口，不断提升核心竞争力，现已成为国内领先的高性能、高品质模拟芯片设计企业。
其主要产品为高性能模拟芯片，覆盖信号链和电源管理两大领域，拥有800多款可供销售产品型号，可广泛应用于通讯、消费类电子、工业控制、医疗仪器、汽车电子等众多领域，涵盖了包括智能手机、PAD、HDTV、笔记本电脑、可穿戴式设备、VR、无人机、智能机器人、共享单车、新能源、物联网等在内的各类新兴智能终端产品。公司的核心技术以及自主研发的多款产品处于先进水平，如静态电流300nA的微功耗运算放大器、工作电流300nA的超低功耗比较器、输入失调电压典型值3μV的高精度运算放大器、六阶视频驱动器、1：2000大动态背光LED驱动器等产品。
同时，圣邦股份一直以“多样性、齐套性、细分化”为产品发展战略目标，自设立以来，不断增加新的产品系列，细化产品功能，拓展应用领域，以满足客户不断增加的多样化需求。对每一款产品的质量与性能进行严格把关，一方面选择具有高可靠性、一致性与产品良率的晶圆生产厂和封测厂作为供应商；另一方面对每一款新产品进行全套高标准的测试，通过测试后方可投入批量生产，丰富产品线的同时保证了产品的一致性与可靠性。
其中，圣邦股份的信号链类模拟芯片产品目前主要为各类放大器芯片（包括运算放大器、音频放大器和视频驱动器等）、模拟开关及接口电路等，电源管理类模拟芯片则涵盖LED驱动电路以及线性稳压器、DC/DC转换器、CPU电源监测电路、锂电池充电管理芯片、过压保护电路及负载开关等非驱动类电源管理产品。
政府支持+竞争优势突出
集成电路产业是国民经济和社会发展的战略性、基础性和先导性产业，是培育发展战略性新兴产业、推动信息化和工业化深度融合的核心与基础，其战略地位日益凸显。
国家高度重视推动集成电路产业发展，自2000年以来，制定了一系列配套扶持政策。其中尤其值得关注的是，2011年1月，国务院《进一步鼓励软件产业和集成电路产业发展的若干政策》，相对2000年颁布的《鼓励软件产业和集成电路产业发展的若干政策》，该政策被业界称为新18号文。新18号文首次提出鼓励、支持软件企业和集成电路企业加强产业资源整合，将对集成电路产业的支持提升到和件产业同等重要的地位上。
除了政府支持，圣邦股份自身也具备多项优势。
首先是技术优势，圣邦股份已形成了多项核心技术，共拥有六十余项集成电路布图设计登记证书、二十余项已授权专利。公司拥有北京市科学技术委员会等四部门颁发的“高新技术企业证书”和工信部颁发的“集成电路设计企业认定证书”，曾多次荣获“北京市科学技术奖”。2008年以来，便连续多年获得《电子工程专辑》颁发的“十大中国IC设计公司品牌”奖。
其次是产品与性能优势，圣邦股份产品普遍具有功耗低、抗干扰能力强、抗静电能力强、可靠性高、采用小型绿色环保封装等优点，工作温度范围一般达到工业级（-40℃～ 85℃），部分达到汽车级（-40℃～125℃）。公司多款产品的性能指标与国际知名厂商的产品相同或接近，微功耗运算放大器、高精度运算放大器、超低功耗比较器、高阶视频滤波器等产品系列在个别参数指标上甚至超过国外同类产品的指标，打破了国外厂商在这些产品领域的垄断。
集成电路的可靠性范文第5篇
关键词：单片机、可靠性、电磁兼容性
随着半导体技术的飞速发展，单片机本身的设计中不断采用了一些新的抗干扰技术，使单片机的可靠性不断提高。除选择抗干扰能力强的单片机外，单片机系统中其它辅助元器件的可靠性也至关重要，一些抑制干扰的元器件的使用有助于提高系统的可靠性。此外，单片机系统在电路设计、印制电路板的设计、布线与制造工艺、系统安装时有无良好的接地等，都直接影响应用系统的可靠性。
单片机自身的抗干扰措施
为提高单片机本身的可靠性。近年来单片机的制造商在单片机设计上采取了一系列措施以期提高可靠性。这些技术主要体现在以下几方面。
1.降低外时钟频率
外时钟是高频的噪声源，除能引起对本应用系统的干扰之外，还可能产生对外界的干扰，使电磁兼容检测不能达标。在对系统可靠性要求很高的应用系统中，选用频率低的单片机是降低系统噪声的原则之一。以8051单片机为例，最短指令周期1μs时，外时钟是12MHz。而同样速度的Motorola 单片机系统时钟只需4MHz，更适合用于工控系统。近年来，一些生产8051兼容单片机的厂商也采用了一些新技术，在不牺牲运算速度的前提下将对外时钟的需求降至原来的1/3。而Motorola 单片机在新推出的68HC08系列以及其16/32位单片机中普遍采用了内部琐相环技术，将外部时钟频率降至32KHz，而内部总线速度却提高到8MHz乃至更高。
2.低噪声系列单片机
传统的集成电路设计中，在电源、地的引出上通常将其安排在对称的两边。如左下角是地，右下角是电源。这使得电源噪声穿过整个硅片。改进的技术将电源、地安排在两个相邻的引脚上，这样一方面降低了穿过整个硅片的电流，一方面使外部去耦电容在PCB设计上更容易安排，以降低系统噪声。另一个在集成电路设计上降低噪声的例子是驱动电路的设计。一些单片机提供若干个大电流的输出引脚，从几十毫安到数百毫安。这些大功率的驱动电路集成到单片机内部无疑增加了噪声源。而跳变沿的软化技术可消除这方面的影响，办法是将一个大功率管做成若干个小管子的并联，再为每个管子输出端串上不同等效阻值的电阻。以降低di/dt。
3.时钟监测电路、看门狗技术与低电压复位
监测系统时钟，当发现系统时钟停振时产生系统复位信号以恢复系统时钟，是单片机提高系统可靠性的措施之一。而时钟监控有效与省电指令STOP是一对矛盾。只能使用其中之一。
看门狗技术是监测应用程序中的一段定时中断服务程序的运行状况，当这段程序不工作时判断为系统故障，从而产生系统复位。
低电压复位技术是监测单片机电源电压，当电压低于某一值时产生复位信号。由于单片机技术的发展，单片机本身对电源电压范围的要求越来越宽。电源电压从当初的5V降至3.3V并继续下降到2.7V、2.2V、1.8V。在是否使用低电压复位功能时应根据具体应用情况权衡一下。
4. EFT技术
新近推出的Motorola M68HC08 系列单片机采用EFT(Electrical Fast Transient)技术进一步提高了单片机的抗干扰能力。当振荡电路的正弦波信号受到外界干扰时，其波形上会叠加一些毛刺。以施密特电路对其整形时，这种毛刺会成为触发信号干扰正常的时钟信号。交替使用施密特电路和RC滤波可以使这类毛刺不起作用，这就是EFT技术。随着VLSI技术的不断发展，电路内部的抗干扰技术也在不断发展之中。
5.软件方面的措施
单片机本身在指令设计上也有一些抗干扰的考虑。非法指令复位或非法指令中断是当运行程序时遇到非法指令或非法寻址空间能产生复位或中断。单片机应用系统程序是事先写好的，不可能有非法指令或寻址。一定是系统受到干扰，CPU读指令时出错了。
以上提到的是当前广泛使用的单片机应该具有的内部抗干扰措施。在选用单片机时，要检查一下这些性能是否都有，以求设计出可靠性高的系统。
在应用软件设计方面，设计者都有各自的经验。这里要提醒的是最后对不用的ROM要做处理。原则是万一程序落到这里可以自恢复。
用于单片机系统的干扰抑制元件
1.去耦电容
每个集成电路的电源、地之间应配置一个去耦电容，它可以滤掉来自电源的高频噪声。作为储能元件，它吸收或提供该集成电路内部三极管导通、截止引起的电流变化(di/dt)，从而降低系统噪声。要选高频特性好的独石电容或瓷片电容作去耦电容。每块印制电路板电源引入的地方要安放一只大容量的储能电容。由于电解电容的缠绕式结构，其分布电感较大，对滤除高频干扰信号几乎不起作用。使用时要与去耦电容成对使用。钽电容则比电解电容效果更好。
2.抑制高频的电感
用粗漆包线穿入轴向有几个孔的铁氧体芯，就构成了高频扼制器件。将其串入电源线或地线中可阻止高频信号从电源/地线引入。这种元件特别适用于隔开一块印制电路板上的模拟电路区、数字电路区、以及大功率驱动区的供电。应该注意的是它必须放在该区储能电容与电源之间而不能放在储能电容与用电器件之间。
3.自恢复保险丝
这是用一种新型高分子聚合材料制成的器件，当电流低于其额定值时，它的直流电阻只有零点几欧。而电流大到一定程度，它的阻值迅速升高，引起发热，而越热电阻越大，从而阻断电源电流。当温度降下来以后能自动恢复正常。这种器件可防止CMOS器件在遇到强冲击型干扰时引起所谓“可控硅触发”现象。这种现象指集成电路硅片的基体变得导通，从而引起电流增大，导致CMOS集成电路发热乃至烧毁。 转贴于
4.防雷击器件
室外使用的单片机系统或电源线、信号线从室外架空引入室内的，要考虑系统的防雷击问题。常用的防雷击器件有：气体放电管，TVS(Transient Voltage Supervention)等，气体放电管是当电源电压大于某一值时，通常为数十伏或数百伏，气体击穿放电，将电源线上强冲击脉冲导入大地，TVS可以看成两个并联且方向相反的齐纳二极管，当电两端电压高于某一额定值时导通。其特点是可以瞬态通过数百乃至上千安培的电流。这类元器件要和抗共模和抗差模干扰的电感配合使用以提高抗干扰效果。
提高单片机系统抗干扰能力的主要手段
1.接地
这里的接地指接大地，也称作保护地。为单片机系统提供良好的地线，对提高系统的抗干扰能力极为有益。特别是对有防雷击要求的系统，良好的接地至关重要。上面提到的一系列抗干扰元件，意在将雷击、浪涌式干扰以及快脉冲群干扰去除，而去除的方法都是将干扰引入大地，如果系统不接地，或虽有地线但接地电阻过大，则这些元件都不能发挥作用。为单片机供电的电源的地俗称逻辑地，它们和大地的地的关系可以相通、浮空、或接一电阻，要视应用场合而定。不能把地线随便接在暖气管子上。绝对不能把接地线与动力线的火线、零线中的零线混淆。
2.隔离与屏蔽
典型的信号隔离是光电隔离。使用光电隔离器件将单片机的输入输出隔离开，一方面使干扰信号不得进入单片机系统，另一方面单片机系统本身的噪声也不会以传导的方式传播出去。屏蔽则是用来隔离空间辐射的，对噪声特别大的部件，如开关电源，用金属盒罩起来，可减少噪声源对单片机系统的干扰。对特别怕干扰的模拟电路，如高灵敏度的弱信号放大电路可屏蔽起来。而重要的是金属屏蔽本身必须接真正的地。
3.滤波
滤波指各类信号按频率特性分类并控制它们的方向。常用的有各种低通滤波器、高通滤波器、带通滤波器。低通滤波器用在接入的交流电源线上，旨在让50周的交流电顺利通过，将其它高频噪声导入大地。低通滤波器的配置指标是插入损耗，选择的低通滤波器插入损耗过低起不到抑制噪声的作用，而过高的插入损耗会导致“漏电”，影响系统的人身安全性。高通、带通滤波器则应根据系统中对信号的处理要求选择使用。
印制电路板的布线与工艺
印制电路板的设计对单片机系统能否抗干扰非常重要。要本着尽量控制噪声源、尽量减小噪声的传播与耦合，尽量减小噪声的吸收这三大原则设计印制电路板和布线。当你设计单片机用印制电路板时，不仿对照下面的条条检查一下。
·印制电路板要合理区分，单片机系统通常可分三区，即模拟电路区(怕干扰)，数字电路区(即怕干扰、又产生干扰)，功率驱动区（干扰源）。
·印刷板按单点接电源、单点接地原则送电。三个区域的电源线、地线由该点分三路引出。噪声元件与非噪声元件要离得远一些。
·时钟振荡电路、特殊高速逻辑电路部分用地线圈起来。让周围电场趋近于零。
·I/O驱动器件、功率放大器件尽量靠近印刷板的边，靠近引出接插件。
·能用低速的就不用高速的，高速器件只用在关键的地方。
·使用满足系统要求的最低频率的时钟，时钟产生器要尽量靠近用到该时钟的器件。
·石英晶体振荡器外壳要接地，时钟线要尽量短，且不要引得到处都是。
·使用450的折线布线，不要使用900折线，以减小高频信号的发射。
·单面板、双面板，电源线、地线要尽量的粗。信号线的过孔要尽量少。
·4 层板比双面板噪声低20dB。6层板比4层板噪声低10dB。经济条件允许时尽量用多层板。
·关键的线尽量短并要尽量粗，并在两边加上保护地。将敏感信号和噪声场带信号通过一条扁带电缆引出的话，要用地线-信号-地线......的方式引出。
·石英振荡器下面、噪声敏感器件下面要加大地的面积而不应该走其它信号线。
·任何信号线都不要形成环路，如不可避免，环路应尽量小。
·时钟线垂直于I/O线比平行于I/O线干扰小，时钟线要远离I/O线。
·对A/D类器件，数字部分与模拟部分宁可绕一下也不要交叉。噪声敏感线不要与高速线、大电流线平行。
·单片机及其它IC电路，如有多个电源、地端的话，每端都要加一个去耦电容。
·单片机不用的I/O端口要定义成输出。
·每个集成电路要加一个去耦电容，要选高频信号好的独石电容式瓷片电容作去耦电容。去耦电容焊在印制电路板上时，引脚要尽量短。
·从高噪声区来的信号要加滤波。继电器线圈处要加放电二极管。可以用串一个电阻的办法来软化I/O线的跳变沿或提供一定的阻尼。
·用大容量的钽电容或聚脂电容而不用电解电容作电路充电的储能电容。因为电解电容分布电感较大，对高频无效。使用电解电容时要与高特性好的去耦电容成对使用。
·需要时，电源线、地线上可加用铜线绕制铁氧体而成的高频扼流器件阻断高频噪声的传导。
·弱信号引出线、高频、大功率引出电缆要加屏蔽。引出线与地线要绞起来。
