接口电路范文第1篇

[关键词] CPLD VHDL 键盘接口

一、引言

1.通过动态扫描来判断是否有键按下。

2.将键值转换成对应的ASCII码值。

3.在时钟脉冲的作用实现串行数据的接收与发送。

二、设计方案分析

1.动态扫描原理。(1)依次使列线scan0—scan7输出0电平，检查行线retn0—retn7的电平状态。如果行线retn0—retn7的电平全为高电平，表示没键按下。如果retn0—retn7上的电平不全为高电平，表示有键按下。(2)如果没键按下，就返回扫描。有键按下则进行逐行扫描，找出闭合键的键号。其过程是：先使scan0=0，scan1—scan7=1，检测retn0—retn7上的电平，如果retn=0，则表示第一行第一列的键被按下，如果retn1=0，则表示第二行第二列的键被按下，其他依次类推；如果retn0—retn7均不为0，则表示这一列没键按下；然后再使scan1=0，检测第二列按键，这样一直循环下去，知道把闭合的键找到为止。

reset复位输入端;clk时钟输入端;rxd串行数据接收端; led[2..0]输出按下键对应的ASCII码值的低三位去驱动发光二极管。

串行数据接收控制单元：将串行数据接收计数器设置位一个6位计数器，高4位为sh_r，低2位为sl_r，利用该计数器的状态实现串行数据的同步控制和记数控制。

串并转换电路单元：从RXD端接收的串行数据进经过串并变换后，将其低三位经LED输出端输出，驱动发光二极管LED0，LED1，LED2发光，从而显示接收端RXD的每个数据的低三位。当每个数据的低三位相同时，显示状态就不变化，否则就出现闪烁现象，以此来检查芯片的工作情况。

2.行编码，列记数译码模块框图

该模块实现行输入数据的编码、列扫描信号的记数、列值的译码功能。

行编码电路单元：正常工作时，列扫描信号sanc按列扫描，如果扫描到只有一个按键按下时，则相应的行扫描信号从rent0至rent7输入行编码电路，经过编码后的3位行编码信号由renc0至renc3输出；当由两个键同时按下时，行号低的位具有高优先级，优先编码；如果没有按键按下则rent=11111111.

列扫描记数电路单元：列记数器为一个6位计数器，对列扫描进行状态和记数控制；该计数器由行输入信号retn控制，当retn="11111111"时，即没有按键按下时，列计数器对列扫描循环记数，进行加1操作；一旦有键按下，则记数输出信号scnt被锁定为该时刻的记数值并保持不变，经译码后形成列扫描输出信号scan。

3.发送模块框图

该模块实现对发送计数器状态，以及记数的控制，将键值转换成对应的ASCII码并发送的功能。

根据是否有键按下来决定是否启动发送计数器。当有键按下时，发送计数器被启动记数，然后将此时retn和scan的状态通过查表转换变成该键对应的ASCII码发送出去，但只有当按键离开以后才能进入下一个数据的发送准备状态。

参考文献:

[1]邢立军:微型计算机接口技术. 机械工业出版社.2004.8

接口电路范文第2篇

关键词：电力线载波消费总线

智能家庭要求家用电器经网络（总线）实现互联、互操，总线协议是其精髓所在。目前，国际上占主导地位的家庭网络标准有：美国的X10[1]、消费总线（CEBus）[2]、日本的家庭总线（HOMEBUS）[3]、欧洲的安装总线(EIB)[4]。

消费总线使用五种类型的介质(电力线、无线、红外、双绞线和同轴电缆)，其中以电力线的应用最为广泛。消费总线得到IBM、Hownywell、Microsoft、Intellon、Lucent、Philips、Siements等大公司的支持，1992年成为美国电力工业协会的标准（EIA600、EIA721）。1997年，EIA600成为美国ANSI标准；2000年6月，微软和CEBus委员会共同宣布支持CEBus的简单控制协议SCP。SCP是未来微中UPNP协议的子集。

1CEBus电力线物理层

鉴于家庭中电力线载波通讯的特殊性，CEBus采用价格低廉、简单易行的线性调频（chirp）扩频调制技术。摒弃了传统电力线载波通常应用的直接序列扩频、调频扩频、跳时扩频等设备复杂、价格昂贵的扩频调制技术。

图2通用通讯模块的原理图

消费总线的物理层有四种码，分别是:“0”、“1”、“EOF”和“EOP”。均为扫频信号，正弦信号载波，从203kHz经过19个周期线性地变为400kHz，再经过1个周期变为100kHz，然后在5个周期中变为203kHz，整个过程用时100μs，也就是1个UST(Unitsymbletime，在消费总线中用多少个UST来度量时间)。其波形如图1所示。

chirps扫频载波需经过放大耦合到电力线上，放大后的幅度应适中。幅度太低，给接收电路带来困难；幅度太大，又会对电力线上的设备产生干扰。CEBus的规定如表1[5]所示。

表1不同条件下的载波幅度值

设备工作电压最小幅值最大幅值负载范围

～120V2.5Vpp7Vpp10Ω～2kΩ

～240V5Vpp14Vpp39Ω～8.2kΩ

表2不同条件下的设备输入阻抗值

设备工作电压设备输入阻抗（在频率20kHz～50000kHz）载波幅值

～120V>150Ω6Vpp

～240V>300Ω12Vpp

同时也规定了电器设备对信号的阻抗。如果阻抗很小，就会将信号吸收从而无法传送国。规定如表2[5]所示。

线性调频技术实现宽带低功率密度传输，从而大大提高抗干扰性能和传输距离。同时，chirps具有很强的自相关性和自同步性。这种自相关决定了所有连接在网络上的设备可以同时识别从网上任意设备发出的这种特殊波形。

2通讯模块的设计

根据P89C51RD2和P300的芯片手册[6][7]，设计的通用通讯模块的原理图如图2所示。P89C51RD2和P300之间采用SPI接口通讯，用模拟的I2C总线和串行EEPROM通讯。这样，中断口、串口和有足够的I/O口可以用于实际设备的设计。

3通讯模块电力线接口电路的设计

从P300输出的信号幅度小、驱动能力弱而且还有高次谐波，因此必须经过滤波和放大，然后才能通过耦合电路将信号调制到电力线上。耦合电路将高压和低压隔离开，防止高压击穿通讯电路。另一方面，从电力线来的载波信号又要由P300接收，而电力线上的干扰很大也很不确定，所以需要一个带通滤波器，通过100kHz～400kHz之间的信号，再送到P300的接收端。电路的方框图如图3所示。

其中左边的3根线来自P300，TS是数字信号，控制收发转换。实际上P300的收发类似半双工方式，因为当它在“发送”劣态的时候，实际上并没有输出信号。因此，这个时候它可以处于接收状态，如果接收到了优态，就表示发生了竞争。

3.1滤波电路

输入滤波器电路如图4所示。

这个滤波器有6阶，对高频干扰有很好的抑制，图5是它的频率响应曲线。在高频段400kHz处衰减为3dB。高于400kHz的平均衰减为3dB，高于400kHz的平均衰减为128dB/dec，可以有效地过滤干扰信号。

P300输出的信号包含丰富的高次谐波，为了减小对电网的干扰，先经过带通滤波器再进行放大。滤波器也采用无源电路，原理与上面类似，这里不再多述。

3.2放大电路

P300的输出信号经过滤波之后，其内阻很大，没有驱动能力，而且电压幅度不符合消费总线的要求，必须放大后才能够驱动电力线。放大电路不仅要有强有力的输出能力，还需有禁止输出功能，这样才能使P300接收其它节点发出信号。

电网的性能不确定，有时是容性负载，有时是感性负载。这样就给末级电路采用反馈带来很大困难。因为当负载的阻抗特性变化时，输出的信号相位会发生变化，最终有可能是负反馈变成了正反馈，从而引起振荡。

图6电力载波放大电路

设计的电力载波放大电路如图6所示，虚线的左边的原理图，右边是实现电路图。可以看出，这个电路有两个输入，一个输出。输入信号来自P300的电力载波，输出使能控制放大器运行。图6的左半部分，T1和T2接成互补式OTL输出，它们的偏置电压来自电阻R1、R2的分压。来自P300的信号经过运放U1放大达到期望的幅度，然后通过电容耦合到T1和T2的基极。如果开关S1和S2合上，则T1和T2正常输出电信，P300可以发送数据；如果S1和S2都断开，那么T1和T2的基极都处于悬空状态，输出端也成为悬浮状态，从而不会吸收由电力线传来的信号，P300可以接收信号。

在图6的右边，开关S1和S2也被T7和T8取代,T1和T2被复合管取代，其中的电阻R11用来消除三极管漏电电流的影响。采用复合管是为提高放大倍数，这样可以尽量减小级间耦合，即使输出信号发生了畸变，也不会影响到前级而发生振荡。实际证明这种做法是很可行的。其对容性负载、感性负载以及纯电阻的负载都有较稳定的输出，输出阻抗小于2Ω。

图7P300与电力线的耦合电路

3.3耦合电路及保护措施

图7中J1接到电力线，R1是压敏电阻，它可以使尖峰脉冲短路，变压器T1实现了高压与低压的隔离。因为载波的频率比较高（100kHz～400kHz），远远大小电网的频率，这样就使载波信号畅通无阻，而能够隔断高压。电容C1阻断低频高压，阻止变压器饱和；电阻R2取值比较大，作用是在离线时使电容放电，防止在设备插头的两端出现高压。Z1是瞬变抑制二极管（TransientVoltageSuppressor，或称TVS），它可以有效地避免后而电路被高压击穿。L1、D1、D2也是为防止高压击穿放大电路而设计的。电力线上的设备接入或者是断开，都有可能引起尖峰脉冲，并导致收发电路的永久损坏。所以高压保护措施是至关重要的。

接口电路范文第3篇

POS机（Pointofsales）的中文意思是“销售点”，它是一种配有条码或OCR 码的终端阅读器，有现金或易货额度出纳功能。品种有有线和无线两种类型。POS 机与广告易货交易平台的结算系统相联，其主要任务是对商品与媒体交易提供数据服务和管理功能，并进行非现金结算。由此可见POS机需要非常可靠的质量来保证数据通讯，POS机的通讯接口电路通常由RS232 接口，RJ11电话接口，RJ45网络接口以及移动POS机的USB等接口。这些通讯接口以及电源输入端口都需要非常完善的电路保护。

本文先简要讨论在POS机上非常重要的RJ11接口，由于POS机都需要通过电话线和结算系统通讯，RJ11接口的可靠性不言而喻，在RJ11接口上加surge电路保护也是每个厂家首要考虑的问题。由于RJ11的Tip和Ring信号线上振铃电压的存在，而该振铃信号的最大电压值可能超过100V，要求过保护元件的最小关断电压要高于振铃信号的最大值，以保证设备的正常工作。下图1为RJ11电话线的浪涌防护解决方案。TE公司可以为RJ11端口提供完善的保护方案。

在POS机的电源输入端口，也需要完善的保护，因为由于负载短路可能会产生过流情况，这时如果使用一次性的保险丝就需要维修。而设计者如果采用PPTC方案，就可以免除维修，因为PPTC是一种可恢复的保险丝，它在过流情况下可以trip以保护电路，当电路故障消除以及电源断电后，PPTC可以自动恢复成初始状态。对于POS机应用，TE可以提供业界最完善的SMD贴片以及插件封装PPTC。

对于便携式POS机使用的USB接口，其支持热插拔的特点，所以有频繁插拔USB外设的情况发生，由于外界设备的短路或者故障极容易带来USB接口的Vbus损坏，以及插拔外设带来的数据线ESD静电损坏。这些都亟需有一个可靠的保护方案来保护USB接口的电源线和数据线。下图2为USB2.0的典型保护方案。TE可以提供SMD贴片PPTC来保护USB电源线，以及业内抗静电能力最强（可达到20kV）的SESD产品保护D+/D-数据线。TE SESD 系列产品采用业界主流的DFN封装，从0201和0402的单通道产品，到1004的4通道阵列产品可支持高达20KV的接触放电，以满足POS高可靠性的需求。

对于POS机上用的其他接口比如RS232，RJ45，显示屏数据线接口等，TE都可以提供完善的保护方案。

接口电路范文第4篇

一、陀螺接口电路工作原理

（一）陀螺驱动电路的工作原理

本文所讨论的陀螺采用电磁驱动，其原理是在陀螺周围设置一条由一块具有很强磁性的永久磁铁构成的磁路，这一磁路在垂直于陀螺驱动振动方向产生一个稳定的静磁场，在驱动质量块振动的一个小的区域，这一磁场可以认为是均匀的。在驱动质量块上采用蒸铝的办法制作一条驱动导线，那么当在驱动导线上加一个驱动电流时，驱动导线将会受到洛伦兹力的作用。由于驱动导线是采用蒸铝的方法在驱动质量块上制作的，所以驱动导线和驱动质量块是一体的。下图为驱动电路工作原理图

（二）陀螺检测电路的工作原理

本文所讨论的陀螺的检测方式为电容检测。电容检测方法有很多种，比如开关电容检测法、充放电流法、电容频率转换方法、电容相位检测方法、D-S法、A-D转换法、PWM法等等；由于陀螺检测电容的一些特殊性质，首先需要测量的是简谐变化电容的幅度，并且这个幅度很小，电容变化的幅度大约是静态电容的几千分之一，静态时检测电容的大小大约为5 pF，需要检测的电容幅度大约为10aF，这么微小的电容变化用以上的方法很难实现；而且，由于陀螺驱动信号对检测电极的耦合，耦合的信号与检测电容变化的频率相同，两个信号难以区分。所以，在检测电容的电路中采用了载波调制方法测量电容，把电容的变化转化成高频信号的幅度变化；这种方法可以去除陀螺驱动信号对检测电极耦合的低频信号，而且通过对高频信号的同步检波可以检测微小电容变化。我们在检测电容极板上加了1MHz的载波对信号进行幅度调制，在用积分器检出信号并经过放大和滤波以后，采用同步解调的方法对1MHz的载波进行卸载。由于角速度信号经过了驱动速度的调制，所以在卸载了1MHz载波以后，还需要再经过一次同步解调才能得到角速度信号。另外，为了提高陀螺的工作带宽和线性度，检测电路采用力平衡方式，这就需要将卸载了1MHz载波以后的信号经过移相以后反馈到电容极板上。

二、关键器件选用

在陀螺接口电路中，需要用到一些关键器件，这些器件的正确使用对提高接口电路的性能至关重要，下面介绍几个主要的器件。

（一）波形发生器

在驱动电路中，需要发生一个与驱动模态的固有频率（2kHz）相同的信号来驱动质量块；在检测电路中，需要发生一个1MHz的载波信号。这就需要用到波形发生电路。单片集成的波形发生电路有ICL8038、MAX038等，其中MAX038具有比较优越的性能，因此我们选用了这一器件作为波形发生器。

（二）可调增益放大器

在驱动电路中，为了维持质量块的稳幅振动，需要通过速度反馈电压来控制驱动电流的大小，我们采用AD603来完成这一工作。AD603是一个高精度的可控增益放大器，它可以通过反馈信号与参考信号的差值来控制输入信号的放大倍数。其管脚连接如下图：

（三）模拟乘法器

在检测电路中，同步解调电路是决定整个检测电路性能的关键。有很多器件如AD630、AD835等都能实现同步解调的功能，但由于AD835具有高精度、高带宽以及连接简单等优点，我们选用了模拟乘法器AD835。

三、结论

微机械陀螺的接口电路是决定微机械陀螺性能的关键因素，因此，对接口电路的研究至关重要。本文从工作原理、传输函数和稳定性等方面对接口电路进行了分析，并介绍了接口电路中所用到的几种关键器件。理论分析和实验表明，我们的驱动电路是稳定的，检测电路是可行的。

参考文献：

[1]凌林本，李滋刚，周百令，熊正南.硅微机械陀螺传感器信号的检测方法.中国惯性技术学报.1999.12

[2]李昕欣.硅多层微机械结构的无掩模腐蚀技术和硅微机械振动式陀螺的研究.复旦大学.1997.11.

接口电路范文第5篇

直接数字频率合成器（DDS）因具有频率转换时间短、频率分辨率高、输出相位连续、可编程控制和全数字化结构、便于集成等优越性能，在雷达、通信、电子对抗等电子系统中应用越来越广泛。目前，在相控阵雷达和多路信号波形发生器等一些应用场合，开始出现同时使用多片DDS芯片输出多路同步信号波形的趋势。笔者在三通道雷达中频信号模拟器的设计中，使用数字信号处理芯片TMS320C6701对三片直接数字频率合成器芯片AD9852同时进行控制的接口电路，研究了对多片AD9852芯片输出模拟信号实现相位同步的几项关键技术。本文就这一接口电路作介绍。

1 AD9852和TMS320C6701简介

该系统选用的直接频率合成器是AD公司生产的AD9852，它能产生频率、相位、幅度可编程控制的高稳定的模拟信号。在最高系统时钟300MHz时，输出频率的范围可达DC-120MHz，精度可达1.066μHz，频率转换速度可达每秒1×10 8个频率点；具有14位数控调相和12位数控调幅功能；具有相移键控（PSK）、扫频功能（CHIRP）和频移键控（FSK）功能。

该系统选用的数字信号处理芯片（DSP）是TI公司生产的高速浮点TMS320C6701，其内部CPU集成了8个并行功能单元，配有32个32位通用寄存器，它在6ns周期时间里最多可同时执行8条32位指令，其运算能力可达1G FLOPS；存储器寻址空间为32位，可寻址8/16/32位数据；有4个自加载的DMA传输通道。

2 TMS320C6701与AD9852接口电路

TMS320C6701是本系统的控制中心，其主要功能是将控制信号和信号波形参数发送到AD9852内部相应的控制寄存器，二者的接口电路原理框图如图1所示。

对AD9852内部控制寄存器可以进行并口或串口的读写操作。因为AD9852的串口传输速率最大仅为10MHz，而并口传输速率可达高达100MHz，为了提高DSP对AD9852的控制速度，本系统采用了并行接口方式，三片AD9852的8位数据总线同时占用DSP数据总线的D0～D7位，它们的6位地址总线同时点用DSP地址总线的A2～A7位。由于AD9852器件没有片选输入信号。需要利用DSP的写信号/AWR、片选信号/CE0和高位地址数据线的第A21～A20位，并由EPLD对其进行译码要成WRB NO.1、WRB NO.2和WRB NO.3写信号，分别控制三片AD9852器件的写信号WRB，该写信号负责把数据总线上的数据写入到AD9852的I/O缓冲寄存器中数据总线上数据写入到AD9852的I/O缓冲寄存器中进行缓存，这样就实现了片选不同AD9852芯片目的。

TMS320C6701还控制EPLD产生三片AD9852需要的复位信号RESET和外部更新时钟EXT I/O UPDATECLK。为了使三片AD9852和EPLD之间系统时钟同步，它们的外部参考时钟REFCLK由同一个50MHz的温补晶振提供。

3 三片AD9852同步工作的关键技术

为了实现三片AD9852输出信号波形相位同步，必须保证所有的AD9852芯片在同一个系统时钟节拍下工作，每个AD9852的系统时钟之间的相位误差应该最大不超过一个周期。AD9852内部系统时钟形成原理图如图2所示。AD9852有关分或单端两种参考时钟形式，它们既可以直接形成系统时钟，又可以通过参考时钟倍频器倍频后形成系统时钟，选择哪种参考时钟和是否通过参考时钟倍频器倍频可由用户根据需要自行设置；异步的外部更新时钟经过边沿检测电路后与系统时钟同步，形成上升沿，触内部控制寄存器更新内容。从上述分析中可以看出，只有三处AD9852芯片参考时钟同步，才能避免它们系统时钟彼此之间不同步。下面介绍影响三片AD9852芯片同步工作的几个关键信号。

3.1 参考时钟信号

实现多片AD9852芯片同步的首要要求是每个AD9852的输入参考时钟之间必须有最小的相位差。本系统要求用一个时钟信号源产生四路相干时钟分别分配给EPLD和三片AD9852，这给保证时钟信号的驱动能力和信号完整性带来了难度。本系统的解决办法是将温补晶振产生的信号首先传送到一个零延迟时钟驱动芯片CY2305的输入端，再由该芯片输出四路同步时钟信号，其中一路时钟直接供给EPLD，其它三路时钟分别输入给三个MAX9371芯片，此芯片把输入的单端LVTTL电平时钟转化成差分LVPECL电平时钟后，再分别输入给三片AD9852芯片。为了使输入到每个AD9852的参考时钟信号的延迟时间保持一致，需要采用蛇形差分对的走线方法精心布线，使参考时钟PCB走线距离相同。本系统AD9852的参考时钟之所以采用差分输入模式，是因为它不仅可以抑制时钟信号上的共模噪声，而且它还具有最小的率和更短的上升和下降时间（小于1ns）。

3.2 更新时钟信号

在对AD9852进行控制编程时，写入AD9852的数据首先被缓存在内部的I/O缓冲寄存器中，不会影响到AD9852的工作状态；只有当AD9852的更新时钟信号的上升沿到来时，触发I/O缓冲寄存器把数据传送给内部控制寄存器以后才改变AD9852的工作状态。更新时钟信号的产生有两种方式，一种是由AD9852芯片内部自动地产生，用户可以对更新时钟的频率进行编程来产生固定周期的内部更新时钟；另一种是由用户提供外部更新时钟，此时AD9852 I/O UD引脚为输入引脚，由外部控制器提供信号。

在同时定改三片AD9852内部的频率和相痊控制寄存器的过程中，为了防止因数据建立和保持时间的原因而出现编程信息传输错乱，使AD9852的输出信号失去同步，本系统使用由EPLD提供的同一个外部更新时钟信号。若使用AD9852内部更新模式，尽管可以简化系统设计，但因为AD9852内部时钟频率较高，会受到AD8952接口速率的限制，使AD9852的控制时序不易控制。对外部更新时钟信号的PCB布线同参考时钟的要求一样，必须使它的上升沿同时到达每片AD9852.

3.3 复位信号

该系统三片AD9852使用同一个复位信号，它在系统上电后和发送控制数据之间由EPLD产生，对AD9852的所有寄存器进行初始化，使相位累加器的状态被设置为初始零 相位，使三片AD9852输出信号相位同步有个参考起始点；它也可以控制AD9852内部的14位相位调整控制寄存器，根据实际需要使它们输出的模拟信号之间保持一定相位差，它调整相位的精度可达到0.022°。

3.4 参考时钟信号倍频

输出频率较低的温补晶振性价比较高，当使用它产生参考时钟信号时，需要使用AD9852片内参考时钟倍频器的锁相环电路，实现4～20倍频后才成为系统时钟信号，这使多片AD9852芯片同步工作的问题变得复杂了，这是因为AD9852内部的锁相环工作有两个状态；锁定状态和获得锁定状态。在锁定状态，系统时钟信号和输入的参考时钟信号可以保持同步。但当给AD9852发送控制指令时，其参考时钟倍频器工作后的一小段时间内，锁相环不能立刻锁定，它工作在获得锁定状态，此时传送到AD9852的相位累加器的系统时钟周期个数是不可控的，直接导致三片AD9852输出的信号之间相位不能同步，因此一定要等待锁相环工作在锁定状态以后，再更新AD9852内部频率或相位等控制字。AD9852片内锁相环锁定典型时间约为400μs，由于每个AD9852的锁定时间不尽相同，建议至少留出1ms时间给锁相环锁定。

3.5 数据总线和地址总线信号

TMS320C6701的数据总线和地址总线需要同时与EPLD和三片AD9852相连接，为了提高总线的驱动能力，DSP输出的总线需要通过TI公司的SN74LVTH162245芯片进行驱动后才能与这些异步接口的器件相连接。但是，这样直接加上驱动的数字总线和地址部被三片AD9852分时复位会带来另一个潜在的问题，即复用的总线给多片AD9852之间提供了一个互相耦合电气通道，使它们的模拟输出信号之间的隔离度可能达不到60dB的系统指标要求，故需要进一步改进。本系统采用的方法是使被复用的TMS320C6701总线上的每一路信号首先驱动SN74LVTH162245上的四个输入端，这样就可以从它的输出端得到四个被相互隔离的四路相同信号，然后再各自加端接匹配电阻，对每路信号进行匹配后再接到各自的终端。这样不仅解决了信号隔离问题，还很好地解决了一路信号线因驱动多路终端所引起的传输阻抗不匹配的问题。

4 AD9852的操作控制时序

（1）给系统上电，DSP控制EPLD产生复位信号RESET，此信号需要至少保持10个参考时钟周期的高电平；

（2）依次给每个AD9852发送控制字，使每个AD9852工作状态由缺省的内部更新时钟模式改变成外部时钟更新模式；

（3）将AD9852时钟倍频器工作的控制字依次写入每个AD9852的I/O缓冲寄存器中，EPLD产生外部更新时钟的同时更新每个AD9852内部控制寄存器；